(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-125548

(43)公開日 平成8年(1996)5月17日

(51) Int.Cl.6 識別記号 FΙ 技術表示箇所 庁内整理番号 H 0 3 M 13/00 8730-5K G 1 1 B 20/18 5 3 6 B · 8940-5D 542 C 8940-5D H 0 4 L 1/00 F

審査請求 未請求 請求項の数15 OL (全 22 頁)

(21)出願番号	特願平6-262115	(71)出願人 000005108
		株式会社日立製作所
(22)出願日	平成6年(1994)10月26日	東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者 中瀬 純子
		東京都国分寺市東恋ケ窪1丁目280番地
		株式会社日立製作所中央研究所内
		(72)発明者 梅本 益雄
		東京都国分寺市東恋ケ窪1丁目280番地
		株式会社日立製作所中央研究所内
		(72)発明者 瀬戸山 徹
		東京都国分寺市東恋ケ窪1丁目280番地
		株式会社日立製作所中央研究所内
		(74)代理人 弁理士 秋田 収喜


(54)【発明の名称】 誤り訂正符号化回路、誤り訂正復号化回路、誤り訂正符号化・復号化回路、および、それを用い たディジタル装置

(57)【要約】

【目的】 C1符号の符号長よりも短い長さのパースト 誤りに対して効率良く誤り訂正を行うことができる誤り 訂正符号化回路・誤り訂正復号化回路を提供すること。

【構成】 誤り訂正符号化回路において、積符号を形成 した後に、積符号に含まれる複数のC1符号(またはC

2符号) の符号語のうちN個 (Nは2以上の整数) の符 号語の、K個(1≤K<n1)の連続するシンポルを一 単位としてデータ並べ替えを行う。また、誤り訂正復号 化回路において、積符号の誤り訂正復号を行う前に、 (n1×n2) のシンボルのデータブロックのn1行の うちのN個(Nは2以上の整数)のデータ列の、K個 (1≤K<n1)の連続するシンポルを一単位としてデ ータの並べ替えを行い、元の積符号のデータ配置に再生 する。



【特許請求の範囲】

【請求項1】 ($k1 \times k2$)の2次元配列に配置された情報データについて、各列毎のk2個の情報シンボル毎に (n2, k2)(ただし、n2は符号長)のC2符号による誤り訂正符号化を行うとともに、各行毎のk1 個の情報シンボル毎に (n1, k1)(ただし、n1は符号長)のC1符号による誤り訂正符号化を行い、 ($n1 \times n2$)のシンボルから構成される積符号を生成する積符号生成手段と、

前記(n 1×n 2)のシンボルの積符号に含まれる複数 10 のC 1符号の符号語のうちN個(Nは2以上の整数)の符号語の、K個(1≤K<n 1)の連続するシンボルを一単位としてデータ並べ替えを行い、n 1シンボルから構成される新たなデータ列をN個形成するデータ並べ替え手段とを具備することを特徴とする誤り訂正符号化回路。

【請求項2】 前記N個の符号語が、少なくとも二つ以上の異なる積符号に含まれることを特徴とする請求項1に記載された誤り訂正符号化回路。

【請求項3】 前記新たなデータ列のデータ並び替えに 関する情報を付加するID情報付加手段を、さらに具備 することを特徴とする請求項1または請求項2に記載さ れた誤り訂正符号化回路。

【請求項5】 請求項1ないし請求項4のいずれか1項に記載された誤り訂正符号化回路により符号化された $(n 1 \times n 2)$ のシンボルから構成されるデータブロックのn 1行のうちのN個(Nは2以上の整数)のデータ列の、K個($1 \le K < n 1$)の連続するシンボルを一単位としてデータ並べ替えを行い、元の $(n 1 \times n 2)$ の 40シンボルから構成される積符号を再生するデータ並べ替え手段と、

前記再生された(n 1×n 2)のシンポルの積符号の、k 2個の各行毎にC 1符号の誤り訂正復号を行うとともに、k 1個の各列毎にC 2符号の誤り訂正復号を行う積符号復号手段とを具備することを特徴とする誤り訂正復号化回路。

【請求項 6】 前記データ並べ替え手段が、複数のメモ 個($1 \le K < n 1$)の連続するシンボルをデータの並べりと、前記複数のメモリの書き込み・読み出しを制御す 替え順に複数の符号化用メモリに書き込み、前記複数のる制御部とを少なくとも具備し、前記制御部の制御の基 50 符号化用メモリからデータを読み出すことにより、n 1

づき前記 $(n 1 \times n 2)$ のシンボルから構成されるデータブロックのn 1 行のうちのN 個 (N は 2 以上の整数) のデータ列の、K 個 $(1 \le K < n 1)$ の連続するシンボルを一単位としてデータの並べ替え順に複数のメモリに 書き込み、前記複数のメモリからデータを読み出すことにより、元の $(n 1 \times n 2)$ シンボルの積符号を再生することを特徴とする請求項 5 に記載された誤り訂正復号化回路。

2

【請求項7】 $(k1 \times k2)$ の2次元配列に配置された情報データについて、各列毎のk2 個の情報シンボル毎に (n2,k2) (ただし、n2 は符号長)のC2 符号による誤り訂正符号化を行うとともに、各行毎のk1 個の情報シンボル毎に (n1,k1) (ただし、n1 は符号長)のC1 符号による誤り訂正符号化を行い、 $(n1 \times n2)$ のシンボルから構成される積符号を生成する積符号生成手段と、

前記 $(n1 \times n2)$ のシンボルの積符号に含まれる複数 のC1符号の符号語のうちN個 (Nは2以上の整数) の符号語の、K個 $(1 \le K < n1)$ の連続するシンボルを一単位としてデータ並べ替えを行い、n1シンボルから構成される新たなデータ列をN個形成する第1のデータ並べ替え手段と、

前記 $(n 1 \times n 2)$ のシンボルから構成されるデータブロックのn 1 行のうちのN個 (N td 2 以上の整数) のデータ列の、K個 $(1 \le K < n 1)$ の連続するシンボルを一単位としてデータ並べ替えを行い、元の $(n 1 \times n 2)$ のシンボルから構成される積符号を再生する第 2 のデータ並べ替え手段と、

前記再生された (n 1×n 2) のシンボルの積符号の、k 2個の各行毎にC 1符号の誤り訂正復号を行うとともに、k 1個の各列毎にC 2符号の誤り訂正復号を行う積符号復号手段とを具備することを特徴とする誤り訂正符号化・復号化回路。

【請求項8】 前記N個の符号語が、少なくとも二つ以上の異なる積符号に含まれることを特徴とする請求項7に記載された誤り訂正符号化・復号化回路。

【請求項9】 前記新たなデータ列のデータ並び替えに 関する情報を付加する I D情報付加手段を、さらに具備 することを特徴とする請求項7または請求項8に記載さ れた誤り訂正符号化・復号化回路。

【請求項10】 前記第1のデータ並べ替え手段、および、第2のデータ並べ替え手段が、複数の符号化用メモリと、複数の復号化用メモリと、前記複数の符号化用メモリと復号化用メモリの書き込み・読み出しを制御する制御部とを少なくとも具備し、前記制御部の制御に基づき前記(n1×n2)のシンボルの積符号のC1符号の符号語のうちN個(Nは2以上の整数)の符号語の、K個(1≦K<n1)の連続するシンボルをデータの並べ替え順に複数の符号化用メモリに書き込み、前記複数の符号化用メモリに書き込み、前記複数の符号化用メモリからデータを読み出すことにより、n1

シンボルから構成される新たなデータ列をN個形成し、また、前記制御部の制御に基づき前記(n 1 × n 2)のシンボルから構成されるデータブロックのn 1 行のうちのN個(Nは2以上の整数)のデータ列の、K個(1 ≤ K < n 1)の連続するシンボルを一単位としてデータの並べ替え順に複数の復号化用メモリに書き込み、前記複数の復号化用メモリからデータを読み出すことにより、元の(n 1 × n 2)シンボルの積符号を再生することを特徴とする請求項7ないし請求項9のいずれか1項に記載された誤り訂正符号化・復号化回路。

【請求項11】 前記複数の符号化用メモリと、前記複数の復号化用メモリとが、同一の複数のメモリから構成されることを特徴とする請求項10に記載された誤り訂正符号化・復号化回路。

【請求項12】 請求項1ないし請求項4のいずれか1項に記載された誤り訂正符号化回路、および、請求項5または請求項6に記載された誤り訂正復号化回路を具備することを特徴とするディジタル記録装置。

【請求項13】 請求項7ないし請求項11のいずれか 1項に記載された誤り訂正符号化・復号化回路を具備す 20 ることを特徴とするディジタル記録装置。

【請求項14】 請求項1ないし請求項4のいずれか1項に記載された誤り訂正符号化回路、および、請求項5または請求項6に記載された誤り訂正復号化回路を具備することを特徴とするディジタル通信装置。

【請求項15】 請求項7ないし請求項11のいずれか 1項に記載された誤り訂正符号化・復号化回路具備する ことを特徴とするディジタル通信装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、誤り訂正符号として積符号を用いる誤り訂正符号化回路、誤り訂正復号化回路、誤り訂正符号化・復号化回路、および、それを用いたディジタル通信装置又はディジタル記録装置に関する。

[0002]

【従来の技術】ディジタル通信システムには、通信回線上、あるいは、無線を用いて画像、音声等のディジタルデータを伝送するディジタル通信システム、ディジタル放送システム等がある。

【0003】また、ディジタル記録装置には、磁気テーブ装置、磁気ディスク装置、光ディスク装置等がある。

【0004】前記したようなディジタル記憶装置、あるいは、ディジタル通信装置においては、データの信頼性を確保するための技術として誤り訂正技術が用いられている。

【0005】誤り訂正とは、データに生じた誤り、例えば、ディジタル記録装置ならば記録したビットの'1'が'0'に、あるいは、'0'が'1'に再生される場合に、元の正しいビットに戻す信号処理である。

【0006】ディジタル記録装置、または、ディジタル 通信装置において生じる誤りには、一般に、ランダム誤 りとパースト誤りの2種類の誤りがある。

【0007】ここで、ランダム誤りは、見かけ上ほぼランダムにビット単位で生じる誤りであり、これに対して、パースト誤りとは、ある期間複数ビットにわたって連続して生じる誤りである。

【0008】このような2種類の誤りを効率的に訂正するための符号化方法の一つに、情報(データ)を二次元 10 配列に配置し、異なる方向に対して誤り訂正符号化を複数回行う方法が公知である。

【0009】例えば、誤り訂正符号化を2回行う二重符号化の例としては、ディジタルVTR等で用いられている積符号がある。

【0010】積符号とは、情報を二次元配列に配置し、 縦、横2方向に二重の誤り訂正符号化を行うものであ ス

【0011】以下、ディジタルVTRを例にとり、積符号符号化の手順とその訂正能力について簡単に説明す

【0012】ディジタルVTRでは、誤り訂正符号としてリードソロモン符号が用いられている。

【0013】リードソロモン符号は、複数ビットを1シンボルとし、シンボル単位で訂正を行う誤り訂正符号であり、例えば、業務用ディジタルVTRでは、8ビットを1シンボルとするリードソロモン符号を用いている。

【0014】リードソロモン符号では、情報に付加する パリティが2tシンボルのとき、誤りの位置がわからな い場合には最大tシンボル、誤りの位置が予め分かって 30 いる場合には2tシンボルまで訂正できる。

【0015】誤り位置がわからない場合の訂正をランダム訂正、誤りの位置が予め分かっている場合の訂正をイレージャ訂正という。

【0016】なお、リードソロモン符号の詳細については今井秀樹著「符号理論」(電子情報通信学会編、1990)等の専門書を参照されたい。

【0017】図22は、積符号の符号化方法を説明する ための図である。

【0018】以下、図22を用いて、積符号の符号化方 40 法を説明する。

【0019】積符号の例として、C1符号が(n1、k1) RS符号、C2符号が(n2、k2) RS符号の例を示す。

【0020】ここで、(n、k) RS符号とは、符号長がnで情報シンボル数がkのリードソロモン符号を示す。

【0021】まず、図22に示すように記録する情報を 2次元配列 (k1シンポル×k2シンポル) に配置す る。

50 【0022】ここで、図22中の格子の一つが1シンボ

5

ルに相当する。

【0023】次に、縦方向にC2符号の誤り訂正符号化 を行い(n 2 - k 2)シンボルのパリティを付加し、 (n2、k2) RS符号の符号語を生成する。

【0024】次に、横方向にC1符号の符号化を行い (n1-k1) シンポルのパリティを付加し、(n1、 k1) RS符号の符号語を生成する。

【0025】前記C1符号、C2符号の2段階の符号化 により得られた (n1×n2) シンポルの符号が積符号 である。

【0026】以後、本明細書中では(n1×n2)のシ ンポルの2次元プロックを指して積符号プロックと称

【0027】このような符号化により得られた積符号ブ ロックのデータは、通常、C1符号の符号語を単位とし て、上段から順に図中矢印の方向に磁気テープ上に記録 される。

【0028】一方、再生時には、磁気テープから連続的 に再生されるデータを記録時のデータ順と同じ順で2次 元配列に配置し、C1符号、C2符号の順で誤り訂正復 20 号を行う。

【0029】C1符号では、パリティ数が(n1-k 1) シンボルであるため訂正できるシンボル数は最大 (n1-k1)/2シンボルである。

【0030】また、C1符号の誤り訂正復号で訂正でき なかった符号語の全シンポルには誤り検出フラグを立て

【0031】C2符号の誤り訂正復号では、C1符号の 復号時に付加された誤り検出フラグの数が (n2-k 2) 個以下の場合に、誤り検出フラグ位置を誤りの位置 30 としてイレージャ訂正を行う。

【0032】C2符号では、パリティ数が(n2-k 2) であるためイレージャ訂正によって最大(n2-k 2) シンポルまで訂正できる。

【0033】磁気テープ上で連続した((n2-k2) ×n1)シンポルの誤りは、C2符号で見ると(n2一 k 2) シンポルの誤りであるため訂正できる。

【0034】即ち、前記積符号においては、磁気テープ 上に生じた ((n2-k2)×n1)シンボルのバース ト誤りを訂正できる。

【0035】なお、誤り検出フラグの数が(n2-k 2) 個を超えている場合にはC1符号同様にランダム訂 正を行う。

【0036】前記積符号の符号化方法において、積符号 プロックの構成は変更せずに、より誤り訂正効率を向上 させる方法が従来から知られている。

【0037】前記積符号プロックの構成は変更せずに、 より誤り訂正能力を向上させる従来方法について以下簡 単に説明する。

プロックを、図23に示すように横方向に並べ上段から 順に図中矢印の方向に磁気テープにデータを記録する。

【0039】このようにすると異なる積符号プロックの C 1 符号の符号語のデータが連続して記録されることに

【0040】これは、異なる積符号プロック間でC1符 号の符号語単位のデータ並べ替えを行っていることに等 しい。

【0041】このデータ並べ替えにより磁気テープ上で 連続するパースト誤りがN個の積符号プロックに振り分 けられ、各積符号ブロックで見るとパースト誤りの長さ が見かけ上1/Nとなる。

【0042】例えば、磁気テープ上に生じた(n1× N) シンボルの長さのパースト誤りは、各積符号プロッ **クではそれぞれnlシンボルのバースト誤りとなる。**

【0043】そのため訂正できるパースト誤りの長さ は、各積符号プロックのデータをまとめて記録する場合 のN倍の $((n2-k2) \times n1 \times N)$ シンポルとな る。

【0044】即ち、前記の符号語単位のデータ並べ替え によって積符号の持つパースト誤りに対する訂正能力を より有効に活用できることになる。

[0045]

【発明が解決しようとする課題】前記した従来のデータ 並べ替え方法では、C1符号の符号語単位でデータの並 べ替えを行っており、この並べ替えは、C1符号の符号 長を超える長さのバースト誤りを複数の積符号プロック に分散させることができる。

【0046】しかしながら、符号語を一まとめにして並 べ替えるため、C1符号の符号語内に生じた符号長以下 の長さのパースト誤りは分散されない。

【0047】そのため、従来の方法では必ずしも十分に 誤り訂正符号の持つ訂正能力を有効活用できず、目標と する誤り率を得られないことがある。

【0048】本発明は、前記従来技術の問題点を解決す るためになされたものであり、本発明の目的は、誤り訂 正符号化回路・誤り訂正復号化回路において、C1符号 の符号長よりも短い長さのパースト誤りに対して効率良 く誤り訂正を行うことができる技術を提供することにあ

【0049】本発明の前記目的並びにその他の目的及び 新規な特徴は、本明細書の記載及び添付図面によって明 らかにする。

[0050]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記の通りである。

【0051】(1)(k1×k2)の2次元配列に配置 された情報データについて、各列毎のk2個の情報シン 【0038】まず、N個(Nは2以上の整数)の積符号 50 ポル毎に(n2、k2) (ただし、n2は符号長)のC

-470-

40

7

2 符号による誤り訂正符号化を行うとともに、各行毎の k 1 個の情報シンポル毎に (n1, k1) (ただし、n 1 は符号長)のC 1 符号による誤り訂正符号化を行い、 $(n1\times n2)$ のシンポルから構成される積符号を生成する積符号生成手段と、前記 $(n1\times n2)$ のシンポルの積符号に含まれる複数のC 1 符号の符号語のうち N 個 (N は 2 以上の整数)の符号語の、K 個 $(1 \le K < n1)$ の連続するシンポルを一単位としてデータ並べ替えを行い、n 1 シンポルから構成される新たなデータ列を N 個形成するデータ並べ替え手段とを具備することを特 10 徴とする。

【0052】(2)前記(1)の手段において、前記N個の符号語が、少なくとも二つ以上の異なる積符号に含まれることを特徴とする。

【0053】(3)前記(1)または(2)の手段において、前記新たなデータ列のデータ並び替えに関する情報を付加するID情報付加手段を、さらに具備することを特徴とする。

【0054】(4)前記(1)ないし(3)の手段において、前記データ並べ替え手段が、複数のメモリと、前記複数のメモリの書き込み・読み出しを制御する制御部とを少なくとも具備し、前記制御部の制御に基づき前記($n1 \times n2$)のシンボルの積符号のC1符号の符号語のうちN個(Nは2以上の整数)の符号語の、K個(1 \leq K<n1)の連続するシンボルをデータの並べ替え順に複数のメモリに書き込み、前記複数のメモリからデータを読み出すことにより、n1シンボルから構成される新たなデータ列をN個形成することを特徴とする。

【0055】(5)前記(1)ないし(4)の手段により符号化された($n1\times n2$)のシンボルから構成され 30るデータブロックのn1行のうちのN個(Nは2以上の整数)のデータ列の、K個($1\le K < n1$)の連続するシンボルを一単位としてデータ並べ替えを行い、元の($n1\times n2$)のシンボルから構成される積符号を再生するデータ並べ替え手段と、前記再生された($n1\times n2$)のシンボルの積符号の、k2個の各行毎にC1符号の誤り訂正復号を行うとともに、k1個の各列毎にC2符号の誤り訂正復号を行う積符号復号手段とを具備することを特徴とする。

【0056】(6)前記(5)の手段において、前記データ並べ替え手段が、複数のメモリと、前記複数のメモリの書き込み・読み出しを制御する制御部とを少なくとも具備し、前記制御部の制御の基づき前記($n1 \times n2$)のシンボルから構成されるデータブロックのn1行のうちのN個(Nは2以上の整数)のデータ列の、K個($1 \le K < n1$)の連続するシンボルを一単位としてデータの並べ替え順に複数のメモリに書き込み、前記複数のメモリからデータを読み出すことにより、元の($n1 \times n2$)シンボルの積符号を再生することを特徴とする。

【0057】 (7) $(k1 \times k2)$ の2次元配列に配置 された情報データについて、各列毎のk2個の情報シンボル毎に (n2,k2) (ただし、n2は符号長)のC2符号による誤り訂正符号化を行うとともに、各行毎のk1個の情報シンボル毎に (n1,k1) (ただし、n1は符号長)のC1符号による誤り訂正符号化を行い、

1は符号長)のC1符号による誤り訂正符号化を行い、 (n1×n2) のシンポルから構成される積符号を生成 する積符号生成手段と、前記(n1×n2)のシンポル の積符号に含まれる複数のC1符号の符号語のうちN個 (Nは2以上の整数) の符号語の、K個(1≤K<n 1) の連続するシンボルを一単位としてデータ並べ替え を行い、n1シンボルから構成される新たなデータ列を N個形成する第1のデータ並べ替え手段と、前記(n1 ×n2) のシンボルから構成されるデータプロックのn 1行のうちのN個(Nは2以上の整数)のデータ列の、 K個(1≦K<n1)の連続するシンポルを一単位とし てデータ並べ替えを行い、元の(n1×n2)のシンボ ルから構成される積符号を再生する第2のデータ並べ替 え手段と、前記再生された (n1×n2) のシンポルの 積符号の、k2個の各行毎にC1符号の誤り訂正復号を 行うとともに、k1個の各列毎にC2符号の誤り訂正復 号を行う積符号復号手段とを具備することを特徴とす

【0058】(8)前記(7)の手段において、前記N個の符号語が、少なくとも二つ以上の異なる積符号に含まれることを特徴とする。

【0059】(9)前記(7)または(8)の手段において、前記新たなデータ列のデータ並び替えに関する情報を付加するID情報付加手段を、さらに具備することを特徴とする。

【0060】(10)前記(7)ないし(9)の手段に おいて、前記第1のデータ並べ替え手段、および、第2 のデータ並べ替え手段が、複数の符号化用メモリと、複 数の復号化用メモリと、前記複数の符号化用メモリと復 号化用メモリの書き込み・読み出しを制御する制御部と を少なくとも具備し、前記制御部の制御に基づき前記 (n1×n2) のシンポルの積符号のC1符号の符号語 のうちN個(Nは2以上の整数)の符号語の、K個(1 ≤K<n1)の連続するシンポルをデータの並べ替え順 に複数の符号化用メモリに書き込み、前記複数の符号化 用メモリからデータを読み出すことにより、n1シンボ ルから構成される新たなデータ列をN個形成し、また、 前記制御部の制御に基づき前記(n1×n2)のシンポ ルから構成されるデータプロックのn1行のうちのN個 (Nは2以上の整数) のデータ列の、K個(1≤K<n 1) の連続するシンボルを一単位としてデータの並べ替 え順に複数の復号化用メモリに書き込み、前記複数の復 号化用メモリからデータを読み出すことにより、元の (n1×n2) シンボルの積符号を再生することを特徴 とする。

50

)

【0061】(11)前記(10)の手段において、前記複数の符号化用メモリと、前記複数の復号化用メモリとが、同一の複数のメモリから構成されることを特徴とする。

[0062]

【作用】前記各手段によれば、誤り訂正符号化回路において、積符号を形成した後に、積符号に含まれる複数のC1符号(またはC2符号)の符号語のうちN個(Nは2以上の整数)の符号語の、K個(1 \leq K < n 1)の連続するシンボルを一単位としてデータ並べ替えを行う。

【0063】また、誤り訂正復号回路において、積符号の誤り訂正復号を行う前に、 $(n1 \times n2)$ のシンボルのデータブロックのn1行のうちのN個(Nは2以上の整数)のデータ列の、K個($1 \le K < n1$)の連続するシンボルを一単位としてデータの並べ替えを行い、元の積符号のデータ配置に再生する。

【0064】これにより、記録媒体または通信路のn1シンボルの範囲において生じたレシンボル(L < n1)のパースト誤りを、N個の符号語にほぼL/Nシンボルずつ分散することが可能となる。

【0065】それにより、C1符号が符号語あたりtシンボルまで訂正可能な符号である場合には、n1シンボルの範囲に約Ntシンボルの量の誤りが生じても訂正することが可能となり、即ち、C1符号で訂正できる誤りの数を見かけ上約N倍にすることが可能となる。

[0066]

【実施例】以下、図面を参照して本発明の実施例を詳細 に説明する。

【0067】なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0068】なお、本発明は、積符号を用いて誤り訂正を行うディジタル通信装置及びディジタル記録装置に共通して適用できるものであるが、以下の実施例では本発明をディジタル記録装置に適用した場合について説明する。

【0069】 [実施例1] 図1は、本発明の一実施例 (実施例1) である誤り訂正符号化回路、および、誤り 訂正復号化回路を用いたディジタル記録装置の概略構成を示す図である。

【0070】図1に示すディジタル記録装置は、コンピュータの入出力装置として使用されるディジタル記録装置である。

【0071】本実施例1の誤り訂正符号化回路は、積符号形成手段33とデータ合成手段とから構成され、また、本実施例1の誤り訂正復号化回路は、データ分解手段7と積符号復号手段33とから構成される。

【0072】本実施例1の誤り訂正符号化回路では、始 (符号語10 めに、データ配置手段31で、コンピュータからの記録 と符号語6)情報を2次元配列(k1シンボル×k2シンボル)に配 50 合成を行う。

置する。

【0073】次に、C2符号符号化手段1、C1符号符号化手段2によって、C2符号、C1符号の符号化を行った後に、データ合成手段3によりシンポル単位のデータ並べ替えを行う。

10

【0074】その後、記録・再生系4において、本実施例1の誤り訂正符号化回路により符号化されたデータを 記録媒体に記録する。

【0075】また、本実施例1の誤り訂正復号化回路で 10 は、再生時に記録・再生系4において再生されたデータ の系列を、データ分解手段5によって並べ替え、元の積 符号のデータの並びに再生する。

【0076】その後、C1符号復号手段6、C2符号復号手段7により積符号の復号を行い、データ送出手段32から再生情報を、コンピュータに送出する。

【0077】なお、本実施例1の誤り訂正符号化回路では、データ配置手段31で、コンピュータからの記録情報を2次元配列(k1シンポル×k2シンポル)に配置した後で、C2符号符号化手段1でC2符号の符号化を20行うようにしたが、これに代えて、コンピュータからC2符号の1符号語分の記録情報(k1シンポル)が入力された時点でそれに対するC2符号の符号化を行い、k1シンポル×k2シンポルの記録情報に対するC2符号の符号化が終了した時点でk1シンポル×n2シンポルの記録情報を2次元配列に配置するようにすることも可能である。

【0078】図2は、前記データ合成手段、データ分解 手段の動作を説明するための図である。

【0079】次に、図2を用いて、前記データ合成手 段、データ分解手段の動作について説明する。

[0080] 図2は、データ合成・分解すべき(9×6)シンボルの積符号ブロックを示しており、図2において、C1符号は(9、5)RS符号、C2符号は(6、4)RS符号であるとする。

【0081】ただし、(n,k) RS符号とは、符号長 nシンポル、情報シンポル数kのリードソロモン符号を示す。

【0082】C1符号では、2シンボルの誤りまで訂正可能であり、また、C2符号ではC1符号復号時の誤り検出フラグを用いる場合には2シンボルの誤り、あるいは、誤り検出フラグを用いない場合には1シンボルの誤りを訂正可能である。

【0083】図2において、積符号ブロックを構成する54個のシンボルにA1、A2、…、A54の番号を付与し、また、C1符号の符号語は上段から順に符号語1、2、…、6であるとする。

[0084] 本実施例1では、連続する二つの符号語 (符号語1と符号語2、符号語3と符号語4、符号語5 と符号語6) を一グループとし、各グループ毎にデータ 合成を行う。

【0085】データ合成手段3では、図2の合成プロッ クに示すように1シンボル単位で二つの符号語のデータ が互い違いになるようにデータの並べ替えを行う。

【0086】その結果、符号語と等しい長さを持つ新た なデータブロックが各グループ毎に二つ生成されること になる。

【0087】例えば、符号語1と符号語2からは(A 1, A 1 0, A 2, A 1 1, A 3, A 1 2, A 4, A 1 3, A5), (A14, A6, A15, A7, A16, A8、A17、A9、A18) の二つのデータブロック が合成される。

【0088】これら二つのデータブロックをそれぞれ合 成語1、合成語2とする。

【0089】以下同様に、合成語3、4、…、6を合成

【0090】次に、このように合成されたデータ合成後 の(9×6)シンボルのデータプロックのデータを上段 から順に左から右に記録媒体に記録する(A1、A1 0, A2, A11, A3, A12, A4, A13, A 5, A14, A6, A15, A7, A16, A8, A1 7、A9、A18、…の順)。

【0091】これに対し再生時には、データ分解手段5 によりデータを並べ替え、データ合成前の積符号ブロッ クのデータ並びに再生する。

【0092】図3は、図2示すデータ合成及びデータ分 解の効果について説明するための図である。

【0093】次に、図3を用いて、図2に示すデータ合 成及びデータ分解の効果について説明する。

【0094】図3の合成プロックは、再生時データ分解 前のデータブロックを示す。

【0095】ここで、ハッチングが施してあるシンポル に誤りが生じているとする。

【0096】即ち、上から1段目には4シンボル、3、 4段目には共に3シンボル、5段目には4シンボルの誤 りがそれぞれ生じている。

【0097】比較のため、積符号プロックに対しこのよ うな分布の誤りが生じた場合について考える。

【0098】この場合、C1符号復号で1、3、4、5 段目の誤りを訂正できず、これら4段に対し誤り検出フ

【0099】C2符号復号ではC1復号時に付加された 誤り検出フラグの数が2を超えているためイレージャ訂 正が行えずランダム訂正を行う。

【0100】この結果、C2符号の符号語で誤りが1シ ンポル以下である符号語については誤りを訂正できる が、その他の符号語(左から4、5、6、7列目の符号 語) の誤りは訂正されずに残ることになる。

【0101】即ち、データ合成を行わない積符号プロッ クに対し、図3に示す合成プロックのような分布の誤り が生じた場合には、積符号の復号後に11シンボルの誤 50 四つのメモリ出力のうち一つを選択して出力するマルチ

りが残ることになる。

【0102】一方、データ合成を行った積符号プロック に、図3に示す合成プロックのような分布の誤りが生じ た場合には、積符号の復号の前にデータ分解を行うた め、誤り分布は、図3に示す積符号ブロックのような誤 り分布に変換される。

12

【0103】図3に示す積符号プロックに対し復号を行 うと、上から4段目を除いてはC1符号の復号で誤りを 訂正できる。

【0104】4段目については、誤り検出フラグを立て ることによりC2符号復号時に訂正できる。

【0105】即ち、データ合成を行う場合には、図3に 示す合成プロックの全ての誤りを訂正できることにな

【0106】したがって、図3に示す合成プロックよう な分布の誤りが生じた場合、データ合成を行ったときに は行わないときに比べ11シンボル多く誤りを訂正でき

【0107】なお、前記説明では、理解しやすくするた 20 め、データを並べ替えすることによって全ての誤りを訂 正することが可能な場合について説明したが、誤りの種 類によっては、データを並べ替えても全ての誤りを訂正 することは不可能な場合があるな、そのような場合で も、訂正能力が向上することに変わりはない。

【0108】また、本実施例1では、データ合成を、C 1の二つの符号語で行う場合について説明したが、デー 夕合成は必ずしも二つの符号語で行う必要はなく、三つ 以上の符号語のデータを合成してもよい。

【0109】また、必ずしも連続する符号語を用いてデ 30 ータ合成を行う必要はなく位置的に離れた符号語同士を 合成してもよい。

【0110】さらに、データ合成時のデータ並べ替え方 法は、必ずしも上記実施例で述べた方法に限定されるも のではない。

【0111】例えば、図2の符号語1、符号語2から合 成語 1 として (A1、A11、A3、A13、A5、A 15、A7、A17、A9)、合成語2として(A1 0, A2, A12, A4, A14, A6, A16, A 8、A18)の組み合わせを生成してもよい。

【0112】図4は、本実施例1におけるデータ合成手 段・データ分解手段の回路構成の一例を示す回路図であ

【0113】図4において、8はデータ合成部、9はデ ータ分解部、10は制御部であり、データ合成部8は、 メモリA13、メモリB14、メモリC15、メモリD 16と、それら四つのメモリ出力から一つを選択して出 **カするマルチプレクサ11からなる。**

【0114】また、データ分解部9は、メモリE17、 メモリF18、メモリG19、メモリH20と、それら プレクサ12から成る。

【0115】前記メモリA~H(13~20)は、それ ぞれ少なくとも符号語一つ分のデータが格納できるデー タ容量を持つ。

【0116】前記図2に示すデータ合成を例に挙げて、図4に示すデータ合成部8・データ分解部9の動作について説明する。

【0 1 1 7】まず、データ合成部 8 の動作について説明 する。

【0118】図5は、図4に示すデータ合成部8の動作 10 を示すタイムチャートである。

【0119】また、図6は、図5に示すタイムチャートの部分拡大図である。

【0120】なお、図5、図6のタイムチャートにおいて「W」、「R」とあるのはそれぞれメモリに書き込みを行うこと、メモリからデータを読み出すことを表している。

【0121】ただし、「W'」とあるのは、図6に示すようにその期間の前半又は後半の期間のみメモリに対して書き込みを行うことを示している。

【0122】また、図6のタイムチャートにおいて、 「W」の下の括弧内の数字はメモリのアドレスを示して いる。

【0123】ここで、図5に示すようにデータ合成部に対する入力が符号語1、2、3、…の順であったとする。

【0124】まず、符号語1を構成する(A1、A2、A3、A4、A5、A6、A7、A8、A9)のシンボルのうちA1、A2、A3、A4、A5は、メモリA13の奇数アドレスに対して順次書き込まれ、A6、A7、A8、A9は、メモリB14の偶数アドレスに書き込まれる。

【0125】次に、符号語2を構成する(A10、A11、A12、A13、A14、A15、A16、A17、A18)のシンボルのうちA10、A11、A12、A13は、メモリA13の偶数アドレスに対し書き込まれ、A14、A15、A16、A17、A18は、メモリB14の奇数アドレスに書き込まれる。

【0126】符号語2の全てのシンボルのメモリに対する書き込みが終了した時点で、メモリA13には符号語 40 1、2の前半のシンボルから成る合成語1、メモリB1 4には符号語1、2の後半シンボルから成る合成語2が 格納されている。

【0127】さらに、符号語3、4のシンボルについて も同様にメモリC15、メモリD16に対して書き込ま れ、合成語3、4が生成される。

【0128】以後、符号語5、6はメモリA13、メモリB14に、符号語7、8はメモリC15、メモリD16に、というように以後メモリA13とメモリB14、

替えながら同様に書き込まれる。

【0129】一方、メモリA13、メモリB14、メモリC15、メモリD16上に生成された合成語1、2、3、4はマルチプレクサ11を通じて記録データとして読み出される。

14

【0130】マルチプレクサ11の制御は制御部10によって行われ、符号語3がデータ合成部8に入力されている期間、即ち合成語1が出力される期間にはメモリA13を選択し、符号語4がデータ合成部8に入力されている期間、即ち合成語2が出力される期間にはメモリB14を選択する。

【0131】次に、データ分解部9の動作について説明 する。

【0132】データ分解部9では、図2に示す合成プロックのデータ配置から図2に示す積符号ブロックのデータ配置に変換する。

【0133】図7は、図4に示すデータ分解部9の動作 を示すタイムチャートである。

【0134】また、図8は、図7に示すタイムチャート の部分拡大図である。

【0135】なお、図7、図8のタイムチャートにおける「W」、「R」は、前記図5、12に示すタイムチャートと同様、それぞれメモリに対するデータの書き込み、メモリからのデータ読み出しを表している。

【0136】また、「W''」とあるのは、図8に示すようにメモリに対する書き込みの実行を1シンボルおきに行うことを示している。

【0137】ここで、データ分解部9に対して入力が合成語1、2、3、…の順である場合を考える。

【0138】まず、合成語1を構成する(A1、A10、A2、A11、A3、A12、A4、A13、A5)のシンボルのうち一つおきのA1、A2、A3、A4、A5が、メモリE17の連続するアドレスに対し順次書き込まれ、同様に、A10、A11、A12、A13がメモリF18に対し順次書き込まれる。

【0139】合成語2(A14、A6、A15、A7、A16、A8、A17、A9、A18)のシンボルのうち一つおきのA6、A7、A8、A9は、メモリE17の合成語1のデータの後に続いて書き込まれ、A14、A15、A16、A17、A18はメモリF18の合成語1のデータの後に続いて書き込まれる。

【0140】合成語2の全てのシンボルの書き込みが終了した時点で、メモリE17、メモリF18にはそれぞれ符号語1、2を構成するシンボルがデータ分解前と同じ順番で格納されている。

【0141】同様に、合成語3、4についてはメモリG 19、メモリH20を用いて同様にデータ分解が行われ、符号語3、4を得る。

6に、というように以後メモリA13とメモリB14、 【0142】合成語5、6のデータ分解には、メモリEメモリE15とメモリE16の組み合わせを交互に切り E50、E7、メモリE18、合成語E7、E8のデータ分解にはメ

.10

モリG19、メモリH20をそれぞれ用いる。

【0143】以後の合成語についても同様に、メモリE 17とメモリF18、メモリG19とメモリH20の2 種類の組み合わせを交互に切り換えながらデータ分解が 行われる。

【0144】一方、メモリ上に形成された符号語1、2、3、4はマルチプレクサ12を通じて出力される。

[0145] 前記したように、図4に示すデータ合成部・データ分解部を用いることによってデータ合成、データ分解を実行できる。

【0146】この結果、信頼性の高いディジタル記録装置が実現できる。

【0147】なお、図4では、二つの符号語のデータを合成・分解する場合のデータ合成部・データ分解部を示したが、三つ以上の符号語のデータを合成・分解するデータ合成部・分解部も同様に構成できる。

【0148】 L個(Lは2以上の整数)の符号語のデータの合成・分解を行うデータ合成部・分解部の構成は、データ合成部、データ分解部のそれぞれに、符号語一つ分のデータを格納できるメモリを21L個とそれら2L個2のメモリの出力のうち一つを選択するマルチプレクサの組み合わせを備え、さらに、これらデータ合成部とデータ分解部を制御する制御部を備えたものとなる。

【0149】図9は、本実施例1におけるデータ合成手段・データ分解手段の回路構成の他の例を示す回路図であり、データ合成とデータ分解に用いるメモリを共用するようにした回路図である。

【0150】図9において、21, 22はマルチプレクサ、23は制御部であり、マルチプレクサ21は、C1符号符号器の出力と再生データのうちどちらか一方を選 30択しメモリA \sim D($13\sim16$)に入力し、マルチプレクサ22は、メモリA \sim D($13\sim16$)の出力のうち一つを選択して出力する。

 $[0\ 1\ 5\ 1]$ また、制御部 $2\ 3$ は、メモリA \sim D $(1\ 3\ \sim 1\ 6)$ 、マルチプレクサ $2\ 1$ 、 $2\ 2$ の動作を制御する。

[0152] マルチプレクサ21は、記録時にはC1符号の符号器出力、再生時には再生データを選択するよう制御部により制御され、また、メモリA \sim D(13 \sim 16)の出力は、マルチプレクサ22により選択され、デ 40ータ合成後のデータ、あるいは、データ分解後のデータとして出力される。

【0153】前記メモリA~D(13~16)は、それぞれ少なくとも符号語一つ分のデータが格納できるデータ容量を持つ。

【0154】図9に示す回路において、データ合成時の動作は前記図4に示す回路の動作の説明で用いた図5、図6のタイムチャートで表される。

【0155】一方、データ分解時の動作は、図7、図8のタイムチャートにおいてメモリE~H(17~20)

16 を、それぞれメモリA〜D(13〜16)と置き換えたものに等しい。

【0156】図9に示す回路によれば、図4に示す回路と同じ機能を、より少ないハードウェア量で実現することができる。

【0157】 [実施例2] 本実施例2は、異なる複数の 積符号プロックの符号語同士を合成するようにしたもの であり、誤り訂正符号化回路、および、誤り訂正復号化 回路の構成は、前記実施例と同じである。

【0158】図10は、本実施例2におけるデータ合成前の積符号ブロックのデータ配置を示す図である。

【0159】図10に示す左のブロックを積符号ブロック1、右のブロックを積符号ブロック2とする。

【01.60】ただし、積符号ブロック1の方が積符号ブロック2よりも時間的には前に符号化されているとする。

【0161】 これらの積符号ブロック(1, 2)は、C 1符号が(9、5) R S符号、C 2符号が(6、4) R S符号から成る積符号ブロックであるとする。

【0162】また、各積符号プロック(1, 2)を構成するシンボルには、前記図2に示す積符号プロックと同様に番号を付してある。

【0163】なお、二つの積符号ブロック(1, 2)のデータを区別するため積符号ブロック1、積符号ブロック2のシンボル番号の先頭にはそれぞれA、Bを付してある。

【0164】図11は、本実施例2におけるデータ合成後の積符号ブロックのデータ配置を示す図である。

【0165】以下、二つの積符号ブロック(1, 2)を合成し、共に積符号ブロックと同じサイズの二つの合成ブロックを生成する手順を、図10、図11を用いて説明する。

【0166】まず、図10に示す積符号プロック1と積符号プロック2のそれぞれ1段目の符号語(A1、A2、A3、A4、A5、A6、A7、A8、A9)、(B1、B2、B3、B4、B5、B6、B7、B8、B9)から二つの合成語を生成する。

【0167】この合成方法として、例えば、前記実施例 1で示した方法を用いる場合には、二つの合成語として、(A1、B1、A2、B2、A3、B3、A4、B 4、A5)、(B5、A6、B6、A7、B7、A8、 B8、A9、B9)が生成される。

[0168] これら二つの合成語は、図11に示すように合成プロック1の上2段に連続して配置される。

【0169】以下、積符号プロック1、2の2段目、3 段目についても同様に合成され合成プロック1の配列上 に配置される。

[0170] 一方、積符号ブロック1、2の4段目から 6段目については合成後、合成ブロック2の配列上に配 50 置される。

[0171] このように生成された二つの合成プロックは合成プロック 1、合成プロック 2 の順で記録媒体に記録される。

17

【0172】図12は、本実施例2におけるデータ分解 前のデータの誤り分布を示す図であり、図13は、本実 施例2におけるデータ分解後のデータの誤り分布を示す 図である。

【0173】次に、図12、図13を用いて、本実施例2におけるデータ合成の効果について説明する。

【0174】例えば、記録媒体から再生して得られた合 10 成プロックに、図12に示すような誤りが生じている場合について考える。

【0175】合成プロック1では、上から2段目に4シンボル、3段目に3シンボル、5段目に3シンボルの誤りがそれぞれ発生している。

【0176】また、合成プロック2では36シンボルのバースト誤りが発生している。

【0177】比較のため、まず、図12に示した分布の 誤りがデータ合成を行わない場合に発生した場合につい て考える。

【0178】まず、合成プロック1では、C1復号で上から2、3、5段目の誤りが訂正できず誤り検出フラグが付加される。

【0179】また、C2復号では、誤り検出フラグの数が2を超えているため、誤り検出フラグを用いないランダム訂正を行う。

【0180】その結果、左から2、3、6列目の誤りは 訂正され、4、5、7列目にある7シンボルの誤りが残 ることになる。

【0181】また、合成プロック2に生じた誤りは、C1符号、C2符号の2段階の誤り訂正復号によっても誤りを訂正することができない。

【0182】即ち、データ合成を行わなかった場合には、二つのブロックで計43 (= (7+36)) シンボルの誤りが残ることになる。

[0183] これに対し、データ合成後の合成ブロックに対し図12の分布の誤りが生じた場合には、積符号復号の前にデータ分解を行う。

【0184】この結果図12の誤り分布は図13に示す 誤り分布に変換される。

【0185】この状態で復号を行うと、積符号ブロック 1については、まず、C1符号復号で上から1、2、3 段目の誤りが訂正され、5、6段目に誤り検出フラグが 付加される。

【0186】次に、C2符号復号では、C1復号時に付加された誤り検出フラグを用いてイレージャ訂正を行うことにより、上から5、6段目の誤りが全て訂正される。

【0187】 積符号ブロック2については、C1復号で 上から1、2、3段目の誤りが訂正され、5、6段目に 50

誤り検出フラグが付加される。

【0188】次に、C2復号ではC1復号時に付加された誤り検出フラグを用いてイレージャ訂正を行うことにより上から5、6段目の誤りが全て訂正され、図12の分布の誤りを全て訂正できる。

18

【0189】即ち、データ合成を行った場合には、比較的短いパースト誤りと長いパースト誤りの両方を効率良く訂正することができ、データ合成を行わない場合に比べ多くの誤りを訂正できる。

【0190】なお、前記説明では、理解しやすくするため、データを並べ替えすることによって全ての誤りを訂正することが可能な場合について説明したが、誤りの種類によっては、データを並べ替えても全ての誤りを訂正することは不可能な場合があるが、そのような場合でも、訂正能力が向上することに変わりはない。

【0191】また、本実施例2では、異なる二つの積符 号ブロックのデータを用いてデータ合成を行う場合につ いて説明したが、データ合成を行う積符号ブロックの数 は必ずしも二つである必要はなく三つ以上であってもよ 20 い。

【0192】また、必ずしも異なる積符号ブロックの各々同じ段の符号語同士を合成する必要はなく異なる段の符号語同士を合成してもよい。

【0193】また、データ合成の際のデータの並べ替えは、必ずしも1シンボル単位で行う必要はなく2シンボル以上を一単位として並べ替えてもよい。

【0194】さらに、前記実施例1と同様、データの並べ替えの規則はただ一通りではなく、連続するC1符号の符号長n1より少ない個数のシンボルを一単位とした並べ替えを全て含むものとする。

【0195】図14は、本実施例2におけるデータ合成 手段・データ分解手段の回路構成の一例を示す回路図で ある。

【0196】図14に示す回路は、メモリA~H(13~20)が積符号ブロック1個分のデータ容量を有する 点以外は、前記図4に示す回路と同じである。

【0197】前記図10、図11に示すデータ合成を例に挙げて、図14に示すデータ合成部8・データ分解部9の動作について説明する。

40 【0198】まず、データ合成部8の動作について説明 する。

【0199】図15は、図14に示すデータ合成部8の 動作を示すタイムチャートである。

【0200】また、図16は、図15に示すタイムチャートの部分拡大図である。

【0201】ただし、「W」、「R」は、前記図5、1 2のタイムチャートと同様、それぞれメモリに対するデータの書き込み、メモリからのデータ読み出しを表している。

50 【0202】データ合成部8に対して積符号ブロック

-476-

19

1、積符号ブロック2の順で入力が与えられたとき、積 符号プロック1の前半の27シンポルは、メモリA13 の奇数アドレスに、後半の27シンボルは、メモリB1 4の奇数アドレスに対してそれぞれ書き込まれる。

【0203】積符号プロック2の前半の27シンボル は、メモリA13の偶数アドレスに、後半の27シンボ ルは、メモリB14の偶数アドレスに対してそれぞれ書 き込まれる。

【0204】積符号プロック2の全てのシンボルがメモ リに書き込まれた時点で、メモリA13には合成プロッ 10 ク1、メモリB14には合成プロック2が格納されてい

【0205】図17は、図14に示すデータ分解部9の 動作を示すタイムチャートである。

【0206】また、図18は、図17に示すタイムチャ ートの部分拡大図である。

【0207】なお、図中「W''」とあるのは、図18 に示すようにメモリに対する書き込みの実行を1シンボ ルおきに行うことを示している。

【0208】データ分解部9に対して入力データが合成 20 プロック1、2の順で与えられるとき、合成プロック1 の奇数番目のシンポル、偶数番目のシンポルは、それぞ れメモリE17、メモリF18の前半の連続するアドレ スに対し書き込まれる。

【0209】合成プロック2については、合成プロック 1とは逆に、偶数番目のシンボルがメモリE17に、奇 数番目のシンボルがメモリF18に書き込まれる。

【0210】合成プロック2のシンボルは、メモリE1 7、メモリF18の後半のアドレスに、合成プロック1 のシンボルに引き続いて書き込まれる。

【0211】図19は、本実施例2におけるデータ合成 手段・データ分解手段の回路構成の他の例を示す回路図 であり、データ合成とデータ分解に用いるメモリを共用 するようにした回路図である。

【0212】図19に示す回路は、メモリA~D(13 ~16) が積符号プロック1個分のデータ容量を有する 点以外は、前記図9に示す回路と同じである。

【0213】図19に示す回路において、データ合成時 の動作は前記図14に示す回路の動作の説明で用いた図 15、16のタイムチャートで表される。

【0214】一方、データ分解時の動作は、図17、1 8のタイムチャートにおいてメモリE~H(17~2) 0) を、それぞれメモリA~D (13~16) と置き換 えたものに等しい。

【0215】図19に示す回路によれば、図14に示す 回路と同じ機能を、より少ないハードウェア量で実現す ることができる。

【0216】 [実施例3] 図20は、本発明の他の実施 例(実施例3)である誤り訂正符号化回路、および、誤

成を示す図である。

【0217】本実施例3は、データ合成で生成された合 成語にその合成語に関するID情報を付加するID情報 付加手段24と、データ分解前に再生データのID情報 を検査する I D情報検査手段 2 5 とを、前記実施例 1 に 付加したものである。

20

【0218】例えば、N個(Nは2以上の整数)の符号 語を合成する場合には、ID情報として、(1) 積符号 プロックの配列上、どの組み合わせを用いて合成したも のか、(2)合成して得られたN個の合成語のうち何番 目の符号語か、を示す情報を用いる。

【0219】図21は、前記実施例1の説明で用いた図 2のデータ合成の場合の、本実施例3における I D情報 の一例を示す図である。

【0220】前記図2の例では、積符号プロック内の連 続する二つの符号語を合成して二つの合成語を生成す

【0221】1積符号プロック当たりC1の符号語は6 個あるから、符号語の組み合わせは、符号語1と2、符 号語3と4、符号語4と5の3通りである。

【0222】従って、ID情報のうち、前記(1)はこ の3通りのうちどれかを示す値となり、2ビットで表現 できる。

【0223】また、(2) については(1) で示された 符号語の組み合わせで生成される二つの合成語のうちの どちらかを示す値となり、1ビットで表現できる。

【0224】従って、図2のデータ合成の場合には (1)、(2)を合わせて3ビットのID情報を各合成 語に付加することになる。

【0225】一方、再生時にはデータを分解する前に合 成語に付加されたID情報を検査し、その結果に基づき データをメモリに書き込みデータ分解を行う。

【0226】また、通常 I D情報は、合成語の先頭に付 加されるので、本実施例3では、ID情報に基づき再生 データをメモリに書き込む。

【0227】そのため、同期外れ等により合成語の先頭 が正しく見つけられない場合に誤ったアドレスにデータ を書き込むことを防止することができる。

【0228】従って、本実施例3によればID情報を用 40 いない場合に比べ、より信頼性の高いディジタルデータ 記録装置を実現できる。

【0229】また、ID情報付加手段24によりID情 報を付加した後に、ID情報を保護するための手段、例 えば、ID情報に対して誤り検出符号で符号化を行う手 段等の手段を備えることも可能である。

【0230】ここで、誤り検出符号とは誤りの検出のみ で訂正はできない符号のことである。

【0231】再生時には、ID情報検査に先立ちID情 報に対して誤り検出を行い、誤りがないと判定された場 り訂正復号化回路を用いたディジタル記録装置の概略構 *50* 合には、ID情報にしたがい、データをメモリに書き込

22

【0232】誤りがあると判定された場合には、その合成語のデータをメモリに書き込まずに捨てるか、あるいは、記録媒体から再び同じデータを再生し直す。

【0233】また、誤り検出符号の代わりに、誤り訂正符号でID情報を符号化してもよい。

【0234】この場合、再生時にはまずID情報部の誤り訂正復号を行い、ID情報部に生じた誤りを訂正した後に、ID情報に従いデータ分解を行うことができる。

【0235】 I D情報部に生じた誤りが多く、訂正できなかった場合には、前記した誤り検出符号の場合と同様、その合成語のデータをメモリに書き込まずに捨てるか、あるいは、記録媒体から再び同じデータを再生し直す。

【0236】前記のようにID情報を保護するための手段を備えた場合には、より信頼性の高いデータ合成、データ分解を行うことができる。

【0237】以上、本発明の実施例についてディジタル 記録装置を例に挙げて説明したが、本発明は、図24に 示すようなディジタル通信装置に適用可能であることは 20 いうまでもない。

【0238】以上、本発明を実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更し得ることは言うまでもない。

[0239]

む。

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

【0240】(1)本発明によれば、C2符号、C1符 30号により2段階の符号化を行う積符号において、誤り訂正符号の仕様(符号長、パリティ数)を変えることなくC1符号の訂正能力を向上させることが可能となる。

【0241】(2)本発明によれば、誤り率が低く信頼 性の高いディジタル通信装置、または、ディジタル記録 装置を実現することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例(実施例1)である誤り訂正符号化回路、および、誤り訂正復号化回路を用いたディジタル記録装置の概略構成を示す図である。

【図2】前記データ合成手段、データ分解手段の動作を説明するための図である。

【図3】図2示すデータ合成及びデータ分解の効果について説明するための図である。

【図4】本実施例1におけるデータ合成手段・データ分解手段の回路構成の一例を示す回路図である。

【図5】図4に示すデータ合成部8の動作を示すタイムチャートである。

【図 6】図 5 に示すタイムチャートの部分拡大図である。

【図7】図4に示すデータ分解部9の動作を示すタイム チャートである。

【図8】図7に示すタイムチャートの部分拡大図である。

【図9】本実施例1におけるデータ合成手段・データ分解手段の回路構成の他の例を示す回路図である。

【図10】本実施例2におけるデータ合成前の積符号ブロックのデータ配置を示す図である。

【図11】本実施例2におけるデータ合成後の積符号ブロックのデータ配置を示す図である。

【図12】本実施例2におけるデータ分解前のデータの 誤り分布を示す図である。

【図13】本実施例2におけるデータ分解後のデータの 誤り分布を示す図である。

【図14】本実施例2におけるデータ合成手段・データ 分解手段の回路構成の一例を示す回路図である。

【図15】図14に示すデータ合成部8の動作を示すタイムチャートである。

【図16】図15に示すタイムチャートの部分拡大図である。

【図17】図14に示すデータ分解部9の動作を示すタイムチャートである。

【図18】図17に示すタイムチャートの部分拡大図である。

【図19】本実施例2におけるデータ合成手段・データ 分解手段の回路構成の他の例を示す回路図である。

【図20】図20は、本発明の他の実施例(実施例3)である誤り訂正符号化回路、および、誤り訂正復号化回路を用いたディジタル記録装置の概略構成を示す図である。

【図21】前記実施例1の説明で用いた図2のデータ合成の場合の、本実施例3におけるID情報の一例を示す図である。

【図22】積符号の符号化方法を説明するための図であ ス


【図23】積符号ブロックの構成は変更せずに、より誤り訂正能力を向上させる従来方法を説明するための図である。

【図24】ディジタル通信システムにおいて使用され の る、無線を使用するディジタル通信装置の概略構成を示 すブロック図である。

【符号の説明】

1…C2符号符号化手段、2…C1符号符号化手段、3 …データ合成手段、4…記録・再生系、5…C2符号復 号化手段、6…C1符号復号化手段、7…データ分解手 段、8…データ合成部、9…データ分解部、10、23 …制御部、11、12、21、22…マルチプレクサ、 13~20…メモリ、24…ID情報付加手段、25… ID情報検査手段、31…データ配置手段、32…デー 夕送出手段、33…積符号生成手段、34…積符号復号

手段。



-479-

[図2]

図 2

積符号ブロック

A1	A2	АЗ	Α4	A5	A6	A7	A8	A9	符号語 1
A10	A11	A12	A13	A14	A15	A16	A17	A18	符号語 2
A19	A20	A21	A22	A23	A24	A25	A26	A27	符号語 3
A28	A29	A30	A31	A32	A33	A34	A35	A36	符号語 4
A37	A38	A39	A40	A41	A42	A43	A44	A45	符号語 5
A46	A47	A48	A49	A50	A51	A52	A53	A54	符号語 6



			<u> 台风</u>	<u> </u>	<u>ッフ</u>				
A1	A10	A2	A11	АЗ	A12	A4	A13	A5	合成語
114	A6	A15	A7	A16	A8	A17	A 9	A18	合成語
119	A28	A20	A29	A21	A30	A22	A31	A23	合成語
132	A24	A33	A25	A34	A26	A35	A27	A36	合成語
\37	A46	A38	A47	A39	A48	A40	A49	A41	合成語
\50	A42	A51	A43	A52	A44	A53	A45	A54	合成語
	\14 \19 \32 \37	A14 A6 A19 A28 A32 A24 A37 A46	A1 A10 A2 A14 A6 A15 A19 A28 A20 A32 A24 A33 A37 A46 A38	A1 A10 A2 A11 A14 A6 A15 A7 A19 A28 A20 A29 A32 A24 A33 A25 A37 A46 A38 A47	A1 A10 A2 A11 A3 A14 A6 A15 A7 A16 A19 A28 A20 A29 A21 A32 A24 A33 A25 A34 A37 A46 A38 A47 A39	A14 A6 A15 A7 A16 A8 A19 A28 A20 A29 A21 A30 A32 A24 A33 A25 A34 A26 A37 A46 A38 A47 A39 A48	A1 A10 A2 A11 A3 A12 A4 A14 A6 A15 A7 A16 A8 A17 A19 A28 A20 A29 A21 A30 A22 A32 A24 A33 A25 A34 A26 A35 A37 A46 A38 A47 A39 A48 A40	A1 A10 A2 A11 A3 A12 A4 A13 A14 A6 A15 A7 A16 A8 A17 A9 A19 A28 A20 A29 A21 A30 A22 A31 A32 A24 A33 A25 A34 A26 A35 A27 A37 A46 A38 A47 A39 A48 A40 A49	A1 A10 A2 A11 A3 A12 A4 A13 A5 A14 A6 A15 A7 A16 A8 A17 A9 A18 A19 A28 A20 A29 A21 A30 A22 A31 A23 A32 A24 A33 A25 A34 A26 A35 A27 A36 A37 A46 A38 A47 A39 A48 A40 A49 A41 A50 A42 A51 A43 A52 A44 A53 A45 A54

【図21】

図 2 1

			$\cdot : J_{G_i}$
I D情報 合成語	(1	(2)	
合成語 1	0	0	0
合成語 2	0	0	1
合成語 3	0	1	0
合成語 4	0	1	1
合成語 5	1	O	0
合成語 6	1	0	1

[図3]


図 3

		4	<u> </u>	<u> </u>	ック			_
Α1	A10	A2	A11	AЗ	A12	A4	A13	A5
A14	A6	A15	A7	A16	A8	A17	A9	A18
A19	A28	A20	A29	A21	A30	A22	A31	A23
A32	A24	A33	A25	A34	A26	A35	Å27	A36
A37	A46	A38	A47	A3 9	A48	A40	A49	A41
A50	A42	A51	A43	A52	A44	A53	A45	A54

		₹.	真付,	サフリ	コッ	7		
A1	A2	А3	A4	A5	A6	A7	A8	A9
A10	A11	A12	A13	A14	A15	A16	A17	A18
A19	A20	A21	A22	A23	A24	A25	A26	A27
A28	A29	A3 0	A31	A32	A33	A34	Ą35	A36
A37	A38	A39	A40	A41	A42	A43	A44	A45
A46	A47	Ã48	A49	A50	A51	A52	A53	A54

[図4]

図 4



[図5]

図 5

時間 データ合成部 入カ 符号語2 符号語3 符号語4 符号語5 符号語6 符号語1 W' W. メモリA M. R W' W. M. W' メモリB M. R メモリC W M. メモリD 合成語3 合成語4 出力 合成語1 合成語2

[図6]

図 6

時間

			号記	§1—			_				— ?	号	∄2-			_
データ合成部	A1 A2	A3 A4	A5	A6	A7	A8	A9	A10	A11	A12	A13	A14	A15	A16	A17	A18
入力		1	1		K/											_
メモリA (アドレス)	W W	W W	(9)	lΧ	X	X	X	(2)	(4)	(6)	(8)	X	X	X	X	XI
メモリB		$\Lambda \Lambda$	不 /	W	<u> </u>	=	W		KŻ	Ż	H	w	W	W	W	$\overline{\mathbf{w}}$
(アドレス)	XX	IXIX	\bigvee			(6)		X	X	X	X	(1)	(3)	(5)	(7)	(9)

【図7】


図 7

時間 データ分解部 入力 合成語6 合成語4 合成語5 合成語3 合成語1 合成語2 W" W' R W" メモリE W" W" W" **W**" w" メモリF W" R W" メモリG R M. W" メモリH 符号語4 符号語3 出カ 符号語1 符号語2

[図8]

図 8

時間




(17)

[図9]

図 9





【図10】

図10

積符号プロック1

A1	A2	АЗ	A4	A 5	A6	Α7	A8	A9
A10	A11	A12	A13	A14	A15	A16	A17	A18
A19	A2 0	A21	A22	A23	A24	A25	A26	A27
A28	A29	A30	A31	A32	A33	A34	A35	A36
A37	A38	A39	A 40	A41	A42	A43	A44	A45
A46	A47	A48	A 49	A50	A51	A52	A53	A54

積符号ブロック2

В1	B2	В3	B4	B5	B6	B7	B8	В9
B10	B11	B12	B13	B14	B15	816	B 17	B18
B19	B20	B21	B22	B23	B24	B25	B26	B27
B28	B29	B30	B31	B32	B33	B34	B35	B36
B37	B38	B39	B40	B41	B42	B43	B44	B45
B46	B4 <u>7</u>	B48	B49	B50	B51	B52	B53	B54

[図13]

図13

積符号プロック1

			TRIT	ラノ	<u>п 9</u>	/ !		
A 1	A2	АЗ	A4	A 5	Ā6	A7	A8	A9
A10	A11	A12	A13	A14	A15	A16	A17	A18
A19	A20	A21	A22	A23	A24	A25	A26	A27
A28	A29	A30	A31	A32	A3 3	A34	A35	A36
A37	A38	A39	A40	A41	A42	A43	Á44	A45
A46	A47	Å48	A49	A50	A51	A52	A53	A54

積符長ブロック?

	横付号プロックス											
В1	B2	ВЗ	B4	B 5	B6	B7	B8	B9				
B10	B11	B12	B13	B14	B15	816	B17	B18				
B19	B20	B21	B22	B23	B24	B25	B26	B27				
f	4	l	ı	•				B36				
B37	B38	B39	B40	B41	B42	B43	B44	B45				
B46	B47	B48	B49	B50	B51	B52	B53	B54				

[図11]

図11



	合成ブロック1											
A1	B1	A2	B2	АЗ	ВЗ	A4	В4	A 5				
B5	A 6	B6	Α7	В7	A8	B8	A9	B9				
A10	B10	A11	B11	A12	B12	A13	B13	A14				
B14	A15	B15	A16	B 16	A17	B17	A18	B18				
A19	B19	A20	B20	A21	B21	A22	B22	A23				
B23	A24	B24	A25	B25	A26	B26	A27	B27				

	合成ブロック 2									
A28	B28	A29	B29	A30	B30	A31	B31	A32		
B32	A33	В33	A34	B34	A35	B35	A36	B36		
A37	B37	A38	B38	A39	B39	A40	B40	A41		
B41	A42	B42	A43	B43	A44	B44	A45	B45		
A46	B46	A47	B47	A48	B48	A49	B49	A50		
B50	A51	B 51	A52	B52	A53	B53	A54	B54		

[図12]


図 1 2

			合成	ブロ	ック	1		
A1	B1	A2	B2	АЗ	B3	A4	В4	A 5
B5	A6	B6	A7.	В7	A8	В8	A 9	B 9
A10	B10	A11	B11	A12	B12	A13	B13	A14
B14	A15	B15	A16	B16	A17	B17	A18	B18
A19	B19	A20	B20	A21	B21	A22	B22	A23
B23	A24	B24	A25	B25	A26	B26	A27	B27

•		1	合成	ブロ	ック	2		
A28	B28	A29	B29	A30	В30	A31	B31	A32
B32	A33	B 33	A34	В34	A35	B35	A36	B36
A37	B37	A38	B38	A39	В39	A40	B40	A41
B41	A42	B42	A43	B43	A44	B44	A45	B45
A46	B46	A47	B47	A48	B48	A49	B49	A50
B50	A51	B51	A52	B52	A53	B53	A54	B54


【図15】

図15



【図14】

図 1 4




【図16】

図16


【図17】

図17




【図18】


図18



【図19】


図19






[図22]

図22



[図23]

図23





English Translation of the Specification, JP-A-8-125548; page 3, right column, line 37 to page 5, left column, line 28

[0017] Fig. 22 is a diagram to explain a method of coding a product code.

[0018] Description will be next given of the method of coding a product code by referring to Fig. 22.

[0019] In this example of a product code, a C1 code is represented as an (n1,k1) RS code and a C2 code is represented as an (n2,k2) RS code.

[0020] In this expression, an (n,k) RS code indicates a Reed-Solomon code, where n is the code length and k is the number of information symbols.

[0021] First, information to be recorded is arranged in a 2-dimensional array, a k1 symbols X k2 symbols array as shown in Fig. 22.

[0022] In Fig. 22, each grid corresponds to one symbol.

[0023] Next, an error correction code is coded or generated for the C2 code in the vertical direction to add a parity including (n2 - k2) symbols to resultantly generate a code word of an (n2,k2) RS code.

[0024] Next, an error correction code is generated for the C1 code in the horizontal direction to add a parity including (n1 - k1) symbols to resultantly generate a code word of (n1,k1) RS code.

[0025] The code including (n1 \times n2) symbols obtained by the two-stage coding of the C1 code and the C2 code is a product code.

[0026] The 2-dimensional block including (n1 X n2) symbols will be referred to as a product code block hereinbelow in this specification.

[0027] Data of the product code block obtained by the coding described above is ordinarily recorded on a magnetic tape in the unit of the code word of C1 code starting at the highest row in a direction indicated by an arrow mark.

[0028] On the other hand, when reproducing the data, the data sequentially reproduced from the magnetic tape is arranged in a 2-dimensional array in the same data sequence as the data recording sequence, and the error correction code is decoded for the C1 code and the C2 code in this order.

[0029] Since the parity number of the C1 code is (n1 - k1) symbols, the maximum number of correctable symbols is (n1 - k1)/2 symbols.

[0030] An error detection flag is set to all symbols of the code word which cannot be corrected using the decoding of the error correction code for the C1 code.

[0031] In the decoding of the error correction code for the C2 code, when the number of error detection flags added in the decoding of the C1 code is equal to or less than (n2 - k2), an erasure correction is conducted assuming that the position of each error detection flag is an error position.

[0032] Since the parity number of the C2 code is (n2 - k2), symbols up to the number of (n2 - k2)/2 may be corrected with the erasure correction.

[0033] On the magnetic tape, consecutive ((n2 - k2) X n1) symbols of errors are (n2 - k2) symbols of errors in the C2 code and are therefore correctable.

[0034] That is, in the product code, ((n2 - k2) X n1) symbols of burst errors on the magnetic tape can be corrected.

[0035] When the number of error detection flags exceeds (n2 - k2), a random correction is conducted as in the case of the C1 code.

[0036] There has been heretofore known a method of coding the product code which improves the error correction efficiency without changing the block layout of the product code.

[0037] A product code coding method of the prior art which improves the error correction efficiency without changing the block layout of the product code will now be described.

[0038] As shown in Fig. 23, N product code blocks are arranged in the horizontal direction so that data is recorded on a magnetic tape beginning at the highest column in a direction of an arrow mark, where N is an integer equal to or more than two.

[0039] Resultantly, data of code words of the C1 code of different product code blocks is sequentially recorded on the tape.

[0040] This is equivalent to an operation to rearrange data in the unit of code word of the C1 code for different product code blocks.

[0041] The data rearrangement distributes the successive burst errors on the magnetic tape into N product-code blocks. For each product-code block, the burst error length becomes virtually 1/N of the original length.

[0042] For example, burst errors having a length of (n1 X N) symbols on a magnetic tape become n1 symbols of burst errors in each product-code block.

[0043] Therefore, the length of correctable burst errors is $((n2-k2)\ X\ n1\ X\ N)$ symbols. This is N times that of the operation in which data of the respective blocks are collectively recorded.

[0044] That is, the rearrangement of data in the unit of code word makes it possible to efficiently use the correction performance of the product code to correct the burst errors.

[Problem to be solved by the Invention] In the data rearranging method of the prior art, data is rearranged in the code unit of C1 code. This rearrangement can disperse burst errors having a length exceeding the code length of C1 code into a plurality of product-code blocks.

[0046] However, since the code words are collectively arranged, burst errors having a length equal to or less than the code length of C1 code cannot be dispersed.

[0047] Consequently, it is not necessarily possible for the method of the prior art to fully use the error correction

performance of the error correction code, and a target error ratio cannot be obtained in some cases.

[0048] It is therefore an object of the present invention, which has been devised to solve the problem of the prior art, to provide a technique, for use with an error correction code coding circuit and an error correction code decoding circuit, to efficiently conduct an error correction for burst errors having a length less than the code length of C1 code.

[0049] The object, other objects, and novel features of the present invention will become more apparent from the consideration of the following detailed description taken in conjunction with the accompanying drawings.

[0050]

[Means for Solving Problem] Description will now be briefly given of an outline of representative one of the invention disclosed by the present application.


[0051] (1) The present invention is characterized by comprising product-code generating means which handles information data arranged in a 2-dimensional (k1 X k2) array such that the means codes an error correction code for each set of k2 information symbols of each column of the 2-dimensional array using an (n2,k2) C2 code, where n2 is a code length, codes an error correction code for each set of k1 information symbols of each row of the 2-dimensional array using an (n1,k1) C1 code, where n1 is a code length, and resultantly generates a product code including (n1 X n2) symbols and data rearranging means which rearranges data using, as one unit, K successive symbols of N code words

selected from a plurality of code words of C1 code included in the (n1 X n2)-symbol product code, where N is an integer equal to or more than two and $1 \le K \le n1$, and resultantly generates N new data sequences, each sequence including n1 symbols.

[0052] (2) The present invention is characterized in that in the means of (1) above, the N code words are included in at least two different product codes.

[0053] (3) The present invention is characterized in that the means of (1) or (2) above further includes an identifier (ID) information adding means for adding information regarding the data arrangement of the new data sequences.

[0054] (4) The present invention is characterized in that in the means of (1), (2), or (3) above, the data rearranging means includes at least a plurality of memories and a controller to control read and write operations of the memories. Under control of the controller, the data rearranging means selects K consecutive symbols from N code words of C1 code included in the product code including (n1 X n2) symbols, writes the selected K symbols in a data rearranging order in the memories, and then reads the data from the memories to resultantly generate N new data sequences each of which includes n1 symbols, where N is an integer equal to or more than two and $1 \le K \le n1$.



【図23】

